軟件無線電與網(wǎng)絡技術(shù)的發(fā)展

　　軟件無線電是通信系統(tǒng)中極具發(fā)展前途的技術(shù)。下面YJBYS小編搜索整理了關于軟件無線電與網(wǎng)絡技術(shù)的發(fā)展，歡迎參考閱讀，希望對大家有所幫助!想了解更多相關信息請持續(xù)關注我們應屆畢業(yè)生培訓網(wǎng)!

　　軟件無線電作為下一代通信技術(shù)的基礎在于最新的高速數(shù)字信號處理芯片和算法的發(fā)展，以及大規(guī)模現(xiàn)場可編程陣列的普及。硬件及算法的進步使得人們可以使用標準的硬件設備通過改變軟件配置來完成使用不同信號制式的通信。

　　一、軟件無線電概述

　　軟件無線電在一個開放的公共硬件平臺上利用不同可編程的軟件方法實現(xiàn)所需要的無線電系統(tǒng)。簡稱SWR。理想的軟件無線電應當是一種全部可軟件編程的無線電，并以無線電平臺具有最大的靈活性為特征。全部可編程包括可編程射頻(RF)波段、信道接入方式和信道調(diào)制。

　　一般說來，SWR就是寬帶模數(shù)及數(shù)模變換器(A/D及D/A)、大量專用/通用處理器、數(shù)字信號處理器構(gòu)成盡可能靠近射頻天線的一個硬件平臺。在硬件平臺上盡量利用軟件技術(shù)來實現(xiàn)無線電的各種功能模塊并將功能模塊按需要組合成無線電系統(tǒng)，SDR被認為僅具有中頻可編程數(shù)字接入能力。

　　二、軟件無線電的幾種結(jié)構(gòu)

　　軟件無線電的實現(xiàn)結(jié)構(gòu)主要有：傳統(tǒng)的流水線結(jié)構(gòu)、總線結(jié)構(gòu)、基于交換網(wǎng)絡的體系結(jié)構(gòu)和分層的軟件無線電結(jié)構(gòu)等。傳統(tǒng)結(jié)構(gòu)的優(yōu)點是硬件平臺的結(jié)構(gòu)與實際通信結(jié)構(gòu)一致，效率較高，但耦合很緊密，不利于后期的擴展。而總線結(jié)構(gòu)則可以利用現(xiàn)有的、比較成熟的T業(yè)總線標準搭建，采用這種結(jié)構(gòu)搭建的硬件平臺也比較簡單。近幾年，一種基于交換網(wǎng)絡的結(jié)構(gòu)被提出，該結(jié)構(gòu)的主要優(yōu)點就是各功能單元耦合比較獨立，具有很好的可擴展性和通用性，硬件平臺模塊的增減對其自身的影響不是很大。這種新型結(jié)構(gòu)具有很大的發(fā)展前途，無論是A\D、D\A轉(zhuǎn)換器件和DDC/DUC上下變頻器與交換網(wǎng)絡的連接，DSP、基帶信號處理器(BBP)等與交換網(wǎng)絡的連接，還是監(jiān)控單元和控制單元與交換網(wǎng)絡的連接，都是通過一個適配器來實現(xiàn)。所以適配器成為交換網(wǎng)絡結(jié)構(gòu)的核心器件之一，它的性能直接影響整個交換網(wǎng)絡的性能。事實上，在交換網(wǎng)絡結(jié)構(gòu)的基礎上可引入ADI公司推出的SHARC結(jié)構(gòu)，ADSPSHARCLINK PORT中有大量的雙口RAM和并行處理接口，片內(nèi)大量共享存儲器，支持DMA傳輸，因此可方便地構(gòu)成無縫連接的多片并行處理系統(tǒng)，此為新型的交換網(wǎng)絡結(jié)構(gòu)，在交換網(wǎng)絡的基礎上做了進一步改進，將AD-SP SHARC芯片與TI公司的DSP芯片結(jié)合，充分發(fā)揮它們各自的優(yōu)勢，最大程度地提高系統(tǒng)的綜合性能。

　　三、ADSP信號發(fā)生器設計與實現(xiàn)

　　數(shù)字通信信號發(fā)生器系統(tǒng)分為微型計算機模塊和波形產(chǎn)生模塊，其中微型計算機為通用計算機或PC，波形發(fā)生模塊為設計的信號發(fā)生板卡。通用微型計算機首先根據(jù)用戶輸入的參數(shù)。分別產(chǎn)生各種類型的數(shù)字調(diào)制信號和高斯窄帶白噪聲及各種類型的干擾信號。然后將數(shù)據(jù)通過USB接口傳送到信號發(fā)生板卡。信號發(fā)生板卡再通過波形產(chǎn)生控制器循環(huán)取出通信波形存儲器和干擾/噪聲存儲器中的數(shù)據(jù)，最后通過DAC產(chǎn)生連續(xù)的數(shù)字通信信號波形。

　　硬件設計中的DSPI為整個系統(tǒng)的核心，可直接和微型計算機通信，并且控制著DSP2的加載和運行。DSPl的加載方式為BMODE 01方式，從外部Flash Jil載：DSP2為BMODE 10方式，通過Slave SPI接口加載。DSPl首先接收微型計算機通過USB接口傳送的波形數(shù)據(jù)包，并將數(shù)據(jù)包中的通信波形或通信環(huán)境波形數(shù)據(jù)以MDMA方式傳送到通信/通信信號環(huán)境波形數(shù)據(jù)存儲器(sDRAM1)。同時將噪聲數(shù)據(jù)以SPI MDA方式傳送到DSP2的內(nèi)部RAM中，然后在DSP2接收后，將噪聲/干擾數(shù)據(jù)以MDMA方式分別存儲到噪聲/干擾數(shù)據(jù)存儲段(SDRAM2)內(nèi)。DSPl通過SPI非DMA方式傳送信噪比/干信比參數(shù)到DSF2的內(nèi)部RAM中。其中通信數(shù)據(jù)的高位(D15)為基帶碼流數(shù)據(jù)，D14為同步信號，用于測試基帶碼流。

　　系統(tǒng)中，所有波形參數(shù)的采樣頻率為IOMHz，數(shù)據(jù)容量為16 Mxl6位，可存儲1.5秒鐘的波形數(shù)據(jù)。數(shù)據(jù)有效位數(shù)為14位。DSPl通過PPIDMA方式直接從SDRAMl中循環(huán)讀取通信波形數(shù)據(jù)傳送給DACl，產(chǎn)生通信波形。DSP2利用程序產(chǎn)生隨機地址，得到MDAM0的起始地址，然后將存儲的噪聲波形數(shù)據(jù)從SDRAM2中讀入DSP2內(nèi)部RAM中，并且根據(jù)信噪比在內(nèi)部RAM中進行幅度加權(quán)，然后通過PPI DMA傳送給DAC2，產(chǎn)生噪聲波形。若包含干擾信號，DSP2需要通過MD―MAl將干擾數(shù)據(jù)讀入內(nèi)部RAM，并根據(jù)干信比在內(nèi)部RAM中進行幅度加權(quán)，然后和噪聲疊加，再通過PPI DMA輸出到DAC2來產(chǎn)生干擾與噪聲的混合波形。其中PPI時鐘PPI―CLK信號均由各DSP的定時器產(chǎn)生。

　　兩個DAC的位數(shù)是14位。并且設置為4倍插值方式。即DAC輸入數(shù)據(jù)率為IOMSPS，輸出轉(zhuǎn)換速率為40MSPS。DAC轉(zhuǎn)換需要的時鐘與PPLCLK共用，DAC連接在BF533PPI總線的低14位PPII3～PPl0基帶碼流通過DSPl的PPll5引腳輸出，同步信號通過DSPl的PPll4～JI腳輸出，經(jīng)過74AC11244驅(qū)動輸出波形。

　　DAC輸出的模擬信號后經(jīng)過AD8054緩沖放大，再經(jīng)信號和噪聲合成后分為兩路，可作為測試波形和信號源。若需要模擬通信信號環(huán)境，需要在微型計算機中計算多種信號的疊加數(shù)據(jù)，然后傳送到通信/通信信號環(huán)境數(shù)據(jù)存儲器(sDRAM1)中，其它過程均與通信方式相同。此模式下不能測試基帶碼流，但仍可測試同步信號。

【軟件無線電與網(wǎng)絡技術(shù)的發(fā)展】相關文章：

網(wǎng)絡技術(shù)的發(fā)展對電子商務有哪些影響11-15

計算機網(wǎng)絡技術(shù)的現(xiàn)狀及發(fā)展01-29

無線網(wǎng)絡技術(shù)及特點06-08

word軟件界面介紹10-13

跆拳道在中國的發(fā)展的發(fā)展現(xiàn)狀04-02

計算機網(wǎng)絡技術(shù)知識12-22

舞蹈的起源與發(fā)展06-19

古琴的歷史發(fā)展06-18

古箏的歷史發(fā)展04-06

京劇的歷史發(fā)展04-08