- 相關推薦
EDA技術布局常用規則
模擬集成電路以及混合電路設計自動化的發展尚不成熟，能提供主要的自動化功能的軟件有Cadece Virtuoso和BtEDA。以下是小編整理的EDA技術布局常用規則，希望大家認真閱讀!
1.我們要注意貼片器件(電阻電容)與芯片和其余器件的最小距離芯片：一般我們定義分立器件和IC芯片的距離0.5～0.7mm，特殊的地方可能因為夾具配置的不同而改變
2.對于分立直插的器件
一般的電阻如果為分立直插的比貼片的距離略大一般在1～3mm之間。注意保持足夠的間距(因為加工的麻煩，所以直插的基本不會用)
3.對于IC的去耦電容的擺放
每個IC的電源端口附近都需要擺放去耦電容，且位置盡可能靠近IC的電源口，當一個芯片有多個電源口的時候，每個口都要布置去耦電容。
4.在邊沿附近的分立器件
由于一般都是用拼板來做PCB，因此在邊沿附近的器件需要符合兩個條件，第一就是與切割方向平行(使器件的應力均勻)，第二就是在一定距離之內不能布置器件(防止板子切割的時候損壞元器件)
5.如果相鄰的焊盤需要相連，首先確認在外面進行連接，防止連成一團造成橋接，同時注意此時的銅線的寬度。
6.焊盤如果在鋪通區域內需要考慮熱焊盤(必須能夠承載足夠的電流)，如果引線比直插器件的焊盤小的話需要加淚滴(角度小于45度)，同樣適用于直插連接器的引腳。
7.元件焊盤兩邊的引線寬度要一致，如果時間焊盤和電極大小有差距，要注意是否會出現短路的現象，最后要注意保留未使用引腳的焊盤，并且正確接地或者接電源。
8. 注意通孔最好不要打在焊盤上。
9.另外就是要注意的是引線不能和板邊過近，也不允許在板邊鋪銅(包括定位孔附近區域)
10.大電容：首先要考慮電容的環境溫度是否符合要求，其次要使電容盡可能的遠離發熱區域
拓展：EDA技術各項軟件的優缺點
Prote，AD
國內低端設計的主流，國外基本沒人用。簡單易學，適合初學者，容易上手;占用系統資源較多，對電腦配置要求較高。在國內使用Protel的人還是有相當的市場的，畢竟中小公司硬件電路設計還是低端的居多，不過建議各位盡早接觸學習別的功能更優秀的軟件，不要總在低層次徘徊，對薪水不是很友好啊，呵呵。
Altium Designer Winter 09 提供了唯一一款統一的應用方案，其綜合電子產品一體化開發所需的所有必須技術和功能。Altium Designer Winter 09 在單一設計環境中集成板級和FPGA系統設計、基于FPGA和分立處理器的嵌入式軟件開發以及PCB版圖設計、編輯和制造。并集成了現代設計數據管理功能,使得Altium Designer Winter 09成為電子產品開發的完整解決方案-一個既滿足當前，也滿足未來開發需求的解決方案。入文字
PADS
PADS軟件用的人也是相當的多，好用，易上手，個人感覺比Protel好不知多少倍。適合于中低端設計，堪稱低端中的無冕之王�，F在市場上使用范圍最廣的一款EDA軟件，適合大多數中小型企業的需求。其本身沒有仿真，做高速板時，要結合其他專用仿真工具，如Hyperlynx。
PADS軟件是MentorGraphics公司的電路原理圖和PCB設計工具軟件。目前該軟件是國內從事電路設計的工程師和技術人員主要使用的電路設計軟件之一，是PCB設計高端用戶最常用的工具軟件。 Mentor Graphics公司的PADS Layout/Router環境作為業界主流的PCB設計平臺，以其強大的交互式布局布線功能和易學易用等特點，在通信、半導體、消費電子、醫療電子等當前最活躍的工業領域得到了廣泛的應用。PADS Layout/ Router支持完整的PCB設計流程，涵蓋了從原理圖網表導入，規則驅動下的交互式布局布線，DRC/DFT/DFM校驗與分析，直到最后的生產文件(Gerber)、裝配文件及物料清單(BOM)輸出等全方位的功能需求，確保PCB工程師高效率地完成設計任務。
Cadence
高速板設計中實際上的工業標準。無論哪一方面都超牛。PCB Layout工具絕對一流，稍微熟悉一點后就不再想用其他工具了，布線超爽。仿真方面也是非常的牛，有自己的仿真工具，信號完整性仿真，電源完整性仿真都能做。在做PCB高速板方面牢牢占據著霸主地位。要知道這個世界上60%的電腦主板40%的手機主板可都是拿Allegro畫的啊!
Cadence公司的電子設計自動化(Electronic Design Automation)產品涵蓋了電子設計的整個流程，包括系統級設計，功能驗證，IC綜合及布局布線，模擬、混合信號及射頻IC設計，全定制集成電路設計，IC物理驗證，PCB設計和硬件仿真建模等。
Cadence Allegro系統互連平臺能夠跨集成電路、封裝和PCB協同設計高性能互連。應用平臺的協同設計方法，工程師可以迅速優化I/O緩沖器之間和跨集成電路、封裝和PCB的系統互聯。該方法能避免硬件返工并降低硬件成本和縮短設計周期。約束驅動的Allegro流程包括高級功能用于設計捕捉、信號完整性和物理實現。由于它還得到Cadence Encounter與Virtuoso平臺的支持，Allegro協同設計方法使得高效的設計鏈協同成為現實。
Mentor WG
稍遜于CADENCE，但同樣是頂級工具，針對的是高端電路設計，同樣有自己的仿真工具。只不過在國內其支持商還相對少點，不如Cadence用的多。現在應該改成Mentor EE2009版本了吧。
Mentor WG是Mentor Graphics公司工作于Windows NT/2000平臺的PCB設計工具。它涵蓋了從設計創建、版圖布局到產品加工的設計過程，同時使設計者可以進行原理圖仿真、高速電路分析、板級熱分析、庫開發與管理等。
其他的就不提了，用的人很少。如果很少做高速板，建議用PADS吧，畢竟學習起來相對容易。如果經常做高速板，建議還是選Cadence，一個是國內做高速板用Cadence比較多，第二，因為流行，所以學習的話交流的人也多點。很多大公司都用它，會Protel和會Cadence allegro的薪水是不一樣的。
【EDA技術布局規則】相關文章：
基于EDA技術的現代電子設計方法07-17
吊車技術安全規則04-03
CAD布局及CAD圖紙空間詳解03-08
區域活動的環境布局如何設計03-12
機場布局基本功能12-09
寫意畫布局方法口訣03-03
衛生間裝修布局風水禁忌09-07
網球發球規則08-05
交通禮儀規則04-23
軟式網球規則08-01