- 相關推薦
EDA考試復習題及答案
EDA考試即將開啟序幕，不知道做為考生的你準備好了嗎?在此小編收集了一些復習題，供大家練習之用。
一、填空題(本大題共10小題，每空1分，共20 分)
1.一般把EDA技術的發(fā)展分為MOS時代、MOS時代和 ASIC三個階段。
2.EDA設計流程包括 設計輸入、設計實現(xiàn)、實際設計檢驗和 下載編程四個步驟。
3.EDA設計輸入主要包括圖形輸入、HDL文本輸入和狀態(tài)機輸入。
4.時序仿真是在設計輸入完成之后，選擇具體器件并完成布局、布線之后進行的時序關系仿真,因此又稱為功能仿真。
5.VHDL的數(shù)據(jù)對象包括變量、常量和信號，它們是用來存放各種類型數(shù)據(jù)的容器。
6.圖形文件設計結束后一定要通過仿真，檢查設計文件是否正確。
7.以EDA方式設計實現(xiàn)的電路設計文件，最終可以編程下到FPGA 和CPLD 芯片中，完成硬件設計和驗證。
8.MAX+PLUS的文本文件類型是(后綴名).VHD。
9.在PC上利用VHDL進行項目設計，不允許在根目錄下進行，必須在根目錄為設計建立一個工程目錄。
10.VHDL源程序的文件名應與實體名相同，否則無法通過編譯。
二、選擇題：(本大題共5小題，每小題3分，共15 分)。
11. 在EDA工具中，能完成在目標系統(tǒng)器件上布局布線軟件稱為(C )
A.仿真器 B.綜合器 C.適配器 D.下載器
12. 在執(zhí)行MAX+PLUSⅡ的(d )命令，可以精確分析設計電路輸入與輸出波形間的延時量。
A .Create default symbol B. Simulator
C. Compiler D.Timing Analyzer
13.VHDL常用的庫是(A )
A. IEEE B.STD C. WORK D. PACKAGE
14.下面既是并行語句又是串行語句的是( C )
A.變量賦值 B.信號賦值 C.PROCESS語句 D.WHEN…ELSE語句
15.在VHDL中，用語句(D )表示clock的下降沿。
A. clock’EVENT B. clock’EVENT AND clock=’1’
C. clock=’0’ D. clock’EVENT AND clock=’0’
三、名詞解釋題:(本大題共3題，每小題3分，共計9分)
16. EDA: 電子設計自動化
17.VHDL和FPGA: 超高速硬件描述語言 現(xiàn)場可編程門陣列
【EDA考試復習題及答案】相關文章：
EDA考試復習題10-25
2017跟單員考試復習題及答案05-14
EDA技術與應用課后習題答案10-25
2017年CAD考試復習題「附答案」07-17
會展策劃師考試復習題及答案10-30
2017內(nèi)審考試《審計業(yè)務》復習題及答案09-20
2017安全評價師考試復習題及答案09-09
EDA技術與應用課后習題答案大全08-26